NONVOLATILE SEMICONDUCTOR MEMORY DEVICE AND MANUFACTURE THEREOF

Patent number: JP2001176

Publication date: 1990-01-05

Inventor: INOUE SATOSHI; others: 07

Applicant: TOSHIBA CORP

Classification:

- international: H01L29/788; H01L27/115; H01L29/792

- european:


Application number: JP19890063812 19890317


Priority number(s):

Abstract of JP2001176

PURPOSE:To increase the degree of integration of an EEPROM by forming the gate electrode of a selective transistor in a laminated structure consisting of a first conductive film formed simultaneously with the floating gate of a memory transistor and a second conductive film formed simultaneously with the control gate of the memory transistor, and causing them to be in direct contact with each other, thereby reducing an internal between cells.

CONSTITUTION: A second layer polycrystalline silicon film 7, an interlayer insulating film 5, and a first layer polycrystalline silicon film 4 are selectively etched sequentially to form patterns of a floating gate 41 and a contact gate 71 of a memory transistor, and laminated gate electrodes 42, 72 of a selective transistor. With these gate electrodes as masks, ion implantation is performed to form n<+>-type layers 81 to 83 which will serve as sources and drains of each of the transistors. Finally, the entire surface is covered with an insulating film 9 and a contact hole 9 is formed to arrange a bit line 11 made of an Al film. Accordingly, the laminated electrodes 42, 72 of the selective transistor ST are kept in direct contact with each other through an opening 6 arranged in a gate region. This allows redundant spaces to be eliminated and higher degree of integration of EEPROMs to be achieved.





Data supplied from the esp@cenet database - Patent Abstracts of Japan

BEST AVAILABLE COPY

19日本国特許庁(JP)

⑩特許出願公開

平2-1176 ⑫ 公 開 特 許 公 報 (A)

Sint. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)1月5日

H 01 L 29/788

7514-5F 8624-5F

29/78

27/10

×

審査請求 未請求 請求項の数 4 (全9頁)

公発明の名称 不揮発性半導体記憶装置およびその製造方法

> 创特 町 平1-63812

经出 願 平1(1989)3月17日

②昭63(1988)3月18日劉日本(JP)③特願 昭63-63468 優先権主張

聡 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝給合 @発 明 者 井

@発 明 者 梋 ・充 並 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合 良 三 @発 珥

研究所内

መ出 頭 株式会社東芝 神奈川県川崎市幸区堀川町72番地

弁理士 鈴江 四代 理 人 武彦 外2名

最終質に続く

刺

1. 危明の名称

不得免性半導体記憶装置およびその製造方法 2. 特許請求の範囲

半導体基板上に、浮遊ゲートと制御ゲー トが延間絶縁膜を介して積層された少なくとも一 つのメモリトランジスタおよびこれと直列接続さ れた選択トランジスタからなるメモリセルが配列 形成された不僅免性半導体記憶装置において、前 記選択トランジスタのゲート出極は、前記メモリ トランジスタの浮遊ゲートと同時に形成された第 1 届身体膜と、前記メモリトランジスタの制御ゲ ートと同時に形成された第2番導体勝とが疑問地 経験を介して積層された構造を育し、かつ前記節 1 周辺体験と第2 層線体験とが前記層関絶疑論に 聞けられた関口を介してダイレクトコンタクトし ていることを特徴とする不解免性半導体記憶装置。 前記選択トランジスタのゲート電極は、 チャネル領域上でダイレクトコンタクトしている ことを特徴とする請求項(1) 記載の不保免性半導

化型摄荡型。

(3) **前記選択トランジスタのゲート電話は、** フィールド絶録膜上でダイレクトコンタクトして いることを特徴とする約次項(1) 記載の不御免性 半身体起他装置。

(4) 半導体基板上に、浮遊ゲートと知識ゲー トが層間絶縁競を介して積層された少なくとも一 つのメモリトランジスタおよびこれと直列接続き れた選択トランジスクからなるメモリセルが配列 形成された不揮免性半導体記憶装置を製造する方 法であって、半導体基板上にメモリトランジスタ 領域および選択トランジスタ領域にそれぞれ必要 な膜屋のゲート絶縁膜を形成した後、第1脳導体 験を形成する工程と、前記第1層導体膜上に脳間 絶録膜を形成し、この層間絶縁膜のうち前記選択 トランジスクのゲート電極配数領域に選択的に関 口を閉けた後、その間口でダイレクトコンタクト する第2層導体機を形成する工程と、前記第2層 導体膜、層間絶録験および第1層導体膜を順次選 択エッチングして、メモリトランジスクの浮遊ゲ

ートと制御ゲートおよび選択トランジスタのゲー ト地域を形成する工程とを有することを特徴とす る不律免性半導体記憶装置の製造方法。

3. 免明の詳細な説明

(発明の目的)

(改立上の利用分野)

本免明は、浮遊ゲートと制御ゲートを有する 書替え可能なメモリトランジスタを用いた不揮発 性半時体記憶装置およびその製造方法に関する。

(従来の技術)

が遊ゲートと制御ゲートを積陥した構造のメモリトランジスタと番地選択用の選択トランジスタを直列接続してメモリセルを構成した 選気的書替え可能な不得発性半導体記憶装置 (EEPROM)が知られている。

が8図は、その様なEEPROMの一例のメモリセル構造を示す平面図とそのA-A'およびB-B'断面図である。p型SI基板上31に、第1図を結晶シリコン膜による浮遊ゲート34,と第2個多結品シリコン膜による斜凸ゲート36,

このEEPROMセルの動作は次の通りである。 改込み時は、選択トランジスタSTのゲートに正 の高世圧、ドレインに接地地位を与え、メモリト ランジスタMTの制御ゲートに正の高世圧を与え る。ソースはSV醛皮またはオープンとする。こ のときメモリトランジスタMTでは薄いゲート絶 は購33に高世界がかかり、電子がドレインから

を数励したメモリトランジスタMTと、選択トラ ンジスタSTとが直列接続された形でメモリセル が構成されている。選択トランジスタSTのゲー ト構造は、メモリトランジスタMTと基本的に同 様の第1級多結品シリコン時によるゲート電極 34.と郊2脳多結品シリコン時によるゲート心 握36、の経層構造となっている。これは、第1 脳多點品シリコン膜を堆積した後、層間絶縁膜 35を形成してこの上に第2層多結品シリコン膜 を堆積し、その後これらの積層膜を順次選択エッ チングして、メモリトランジスタMTおよび選択 トランジスタSTのゲート部を形成するからであ る。川し、ゲート絶経験は、第8回(b)に明ら かなように、第1のゲート絶録膜32のうち、メ モ リ ト ラ ン ジ ス タ M T 側 の ド レ イ ン に 一 部 並 な る 当替え領域に強い第2ゲート絶録膜33が形成さ れている。各部のゲート電極形成後、これをマス クとしてイオン注入を行なってソース。ドレイン となるn゚型腐37が形成され、その後全面を CVD絶録験38で思ってA!機によるピット線

このほなEEPROMにおいて、選択トランジスタSTのゲート電極として本来必要なのは、第1届多結品シリコン験のみである。にも拘らず前述のように、この選択トランジスタのゲート電極として、メモリトランジスタ用の二届の多結品シ

リコン数の疑屈構造を用いて、これらをメモリセ ル領域の外で短絡しているのは次のような理由に よる。第1M多粘品シリコン族をエッチングする 腹、エッチング残りを防ぐために必要なエッチン グ時間に対して30%程度余分にエッチング雰囲 気にさらすのが普通である。第1届多結局シリコ ン腸の腸厚が厚いとそれだけオーバーエッチング に受する時間も長くなり、その結果、貨出したゲ ート絶録膜がエッチングされて悲哀まで削られる が態が生じる。これを防止するためには、第1層 多粒品シリコン験は薄い方がよい。ところが第1 脳多結晶シリコン膜を薄くすると、これを用いた 選択トランジスタのゲート電極の抵抗が大きくな る。そもそも第1届多粒品シリコン膜は、その炎 血に熱酸化により形成される層間絶疑臓の耐圧を 十分なものとするためにリンなどの不能物温度の 低いものが必ぜであり、過常シート抵抗が100 Ω/口以上と高い。そこで選択トランジスタにつ いても、第1届多時品シリコン膜と第2届多結品 シリコン腹の積層構造を用い、これらを前述のよ

で形成される。また、選択トランジスタの第1層 ゲート電艦34。と郊2層ゲート電艦36。を短 にピット線40と同じAI 膜を用いるとすると、

うにフィールド領域上で金属膜を用いて短格して

ところでピット収40は、前述のようにAI額

格するのに短結形体験42を用いているが、これ 隣接するピット線40の問題として、短格導体 4 2 を形成するに必要な領域幅と A.D. パターンを 切離すに必要な最小加工寸法幅が必要である。こ れは、メモリセルの高泉積化を妨げる大きい要因 になっている。

(発明が解決しようとする課題)

以上のように従来のEEPROMセルでは、 選択トランジスタのゲート電極を構成する第1層 多結晶シリコン膜と第2階多結晶シリコン膜を短 格することにより生じる実質的なセルサイズの増 大が問題であった。

水免明は、この様な問題を解決した EEPROMとその製造方法を提供することを目

的とする。

・ [危明の構成]

(ほ逝を解決するための手段)

本充明にかかるEEPROMは、選択トラン ジスタのゲート世極を、メモリトランジスタの浮 遊ゲートと同時に形成される第1層導体膜とメモ リトランジスタの制御ゲートと同時に形成される 第2層導体膜の質層構造により構成し、かつこれ らをダイレクトコンタクトさせたことを特徴とす

本免明はまたこの様なEEPROMを製造する に欲し、半導体品収上に必要なゲート絶録機を介 して第1屆等体験を形成し、この上に層間絶録機 を形成してその選択トランジスタのゲート電極配 設領域に領域に関ロを開け、この関ロを通して第 1 脳導体膜とダイレクトコンタクトする第2層導 体験を形成し、その後これら第2層導体膜、層間 絶縁膜および第1層導体膜を順次選択エッチング して、メモリトランジスタの浮遊ゲートと制御ゲ ートおよび選択トランジスタのゲート世俗を分離

形成することを特徴とする。

いるのである。

水免明によれば、選択トランジスタのゲート 電腦を構成する第1層導体膜と第2層導体腫の精 脳膜をダイレクトコンタクトさせることによって、 従来のように A st 験を利用してこれらを短絡す る構造、方法に比べて、セル問題を小さくして EEPROMの高単位化を図ることができる。

(実施鋼)

以下、本意明の実施例を説明する。

第1四(a)(b)は、一実施例のメモリセ ル構造を示す平面図とそのAーA、断面図である。 これを、第2図(a)~(f)に示す製造工程断 迎図(第1図(b)に対応する)を参照して、型 造工程に従って説明する。p型SI基板1を用い、 まず熱酸化により第1ゲート絶縁膜でを形成し、 この上に光路光技術によりメモリトランジスタの. 書替え領域に関口をもつレジストパターン21を 形成する(河2閏(a))。このレジストパター ン21を用いて茆1ゲート色録費2をエッチング

特閱平2-1176(4)

し、レジストパターン21を除去した後、露出し た甚収1表面に無数化により薄い第2ゲート絶縁 膜3を形成し、その後全面にリンドープの第1層 多結品シリコン膜4を堆積する。第1層多結晶シ リコン親4はこの後、ピット線と直交する方向に ついて浮遊ゲートを分離するためのパターニング を行なう。その構造は図の断面には現れない。そ の後、第1届多結品シリコン競4の表面には例え ば熱酸化により層間絶疑膜5を形成し、この上に 再度光露光技術により、進択トランジスタのゲー ト領域に関口をもつレジストパターン22を形成 する(第2図(b))。このレジストパターン 22を用いて層関絶経験5を選択エッチングし、 選択トランジスタのゲート領域に関口6を開けて、 リンドープの第2届多粒品シリコン膜7を堆積す る。第2届多結局シリコン購7は、間口6を通し て第1届多特品シリコン胰4とダイレクトコンタ クトする。その後この第2暦多粒晶シリコン膜で 上に、メモリトランジスタのゲート部と選択トラ ンジスタのゲート部を分離するためのレジストパ

ターン23を、再成光路先技術により形成する(第2図(c))。そしてこのレジストパターン23をマスクとして反応性イオンエッチや設備により、第2屆多結品シリコン競人を開放と、の第1届多結品シリコン競人を開放と、が第1届多結品シリコン競人を開放と、が第1日のが一トでは、選択トランジスタのは、1000分一トでは、1000分一トでは、1000分一トでは、1000分一トでは、1000分)。最後に全国は、1000分)。最後に全国は、1000分)。最後に全国は、1000分)。最後に全国は、1000分)。最後に全国は、1000分)。

第1 図から切らかなようにこの実施例では、選択トランジスタSTの設局ゲート電極42. 72は、ゲート領域に設けた関ロ6を通してダイレクトコンタクトしている。従って、セル領域の外側で設局ゲート電極をA2膜により短格する第8図の従来例と比較して、ピット線間に無駄な占有面

数が必要なくなり、メモリセルの高単数化が図られる。

上記実施例では、メモリトランジスタMTのゲ ート絶縁襲のうちドレインに近なる一部領域のみ 浮い節2ゲート絶縁膜3とし、他は選択トラング スタSTのそれと同じとしたが、メモリトランジ スタのゲート絶縁膜全体をトンネル電流が流れ得 る符い第2ゲート絶縁膜とする場合にも水免明は 行効である。第3図(a)~(l)は、その様な 実施例のEEPROMの製造工程所面図を先の実 能例の第2個(a)~(f)に対応させて示した ものである。この灾権例では、第1ゲート絶縁勝 2を形成した後のレジストパターン21′を、メ モリトラングスタ領域全体に関口をもつ状態で形 成し、これによりメモリトランジスタ領域の第2 ゲート絶録験2を除去した後、ここに苅2ゲート 艳緑鸚3を形成する。この後は先の尖施例と回様 である.

また上記実施例では、メモリトランジスタMTが一個の場合を示したが、本范明は、複数のメ

モリトランジスタを直列接続した形のNAND セル構造にも適用できる。第4回はそのような NANDセルをもつEEPROMに木発明を適用 した場合の一つのセル部の平面図である。この実 箱例では、4個のメモリトランジスタMT。~ MT·と二朝の選択トランジスタSTi. ST, によりNANDセルが構成されている。各メモリ トランジスタは、第1届多粒品シリコン機による が避ゲート4 11~4 14と、第2層多粒品シリコン 終による斜御ゲートフェーフェを有し、選択トラ ンジスタSTi.STaは、それぞれ第1屆多粒 品シリコン膜と第2層多糖品シリコン膜の経過が ート朮塩421. 721、422. 722をもつ。そして これら各選択トランジスタSTの駐局ゲート電極 間は、先の実施例と同様に、閉口6」。6.によ り、ダイレクトコンタクトさせている。この災寇 例によっても先の実施例と同様の効果が得られる。

上記実施例では、選択トランジスタの二層のゲート電腦をそのチャネル領域上でダイレクトコンタクトさせたが、この場合コンタクト領域組はゲ

特爾平2-1176(5)

ート長より小さくなければならない。したがってゲート長が小さい場合は良好なコンタクトをとることがむずかしくなる。また関ロ61,62を関ける時にRIEによるダメージでゲート絶録機2の絶録耐圧の劣化や信頼性の低下を生じる場合がある。その様な場合には、フィールド領域上でコンタクトをとることが望ましい。

第5図(a)(b)は、その様な実施例のEEPROMを示す平面図とそのAーA、断面図である。第1図と対応する部分には第1図と同一符号を付してある。図に示すように構接するメモリセルについて連続的に配設される選択トランジスタのゲート電腦42。72を、フィールド絶録機上に设けた関ロ6を介してダイレクトコンタクトさせている。

第6 図(a) ~(c) は、そのEEPROMの選択トランジスタ 暦にのみ 石目した 製造プロセスである。まず、p型シリコン 基板 1 に過常のLOCOS 法を用いてフィールド絶録膜 2 4 を形成し、900でのHC♪ 酸化で約400人のゲー

確次にとることができ、EEPROMの信頼性向上が図られるという効果が得られる。

フィールド前域上で選択トランジスタの二層ゲートで選のダイレクトコンタクトをとることは、NANDセル型メモリセルを用いたEEPROMにも同様に適用することができる。その実施例の開成を、第4図に対応させて第7図に示す。ピット線側の選択トランジスタST」、ソース側の選択トランジスタST」、ソース側の選択トランジスタST」はこれである。

以上の実施例では、感問絶録酸が熱酸化膜一層の場合を説明したが、これを例えばシリコン酸化 吸ーシリコン酸化膜の最短構造とした場合、また シリコン酸化膜ーシリコン酸化膜ーシリコン酸化 膜の三層構造とした場合も本発明は有効である。 クンクル酸化物膜等を層間絶縁膜として用いること としてきる。また多結晶シリコン膜へのドーピン グにはPOC』、の他、イオン注人を利用すること ともでき、ドーピング組もPの他、As. Sbな ト酸化酸2を形成した後、第1届多結品シリコン 膜4を熱CVD法で堆積する。この多結品シリコン 及4には、POCa , 雰囲気中で900℃。 10分のリンは数を行なう(第6図(a))。フィールド類域には予めり型不純物をドープしておい 反転防止版25を形成は新なに、第1届終数 シリコン膜4の表面に熱酸化により簡単絶対の を形成した。フィールド類域上で超額5 を形成したではないで、フィールド類域上で超額6 を形成したないではないではないでは が10位のでは が10位のでは が10位のでは が10位のでは が10位のでは が10位のでは が10位のでは が10位のでは が10位ので が10位ので

この後は先の実施例と同様にして、第1脳。第 2届多結品シリコン版4、7をパターン形成して、メモリトランジスタの浮遊ゲート、制御ゲートと 共に選択トランジスタのゲート電極を形成する。

この実施例によれば、第1図の実施例と同様の 効果が行られる他、選択トランジスタのゲート長 が短い場合にも二脳のゲート電極のコンタクトを

どを川いることができる。さらにゲート電極材料 として多結品シリコン膜以外の海体膜を用いるこ とができる。

その他本免明は、その母旨を逸脱しない範囲で 程々変形して実施することができる。

[地明の効果]

以上述べたように本発明によれば、選択トランジスタの積層ゲート迅極を相互にダイレクトコンタクトさせることによって、無駄なスペースをなくして高集積化を図ったEEPROMを実現することができる。

4. 図面の簡単な説明

第1図(a)(b)は本見明の一次説例のメモリセル構造を示す平面図とそのA — A′ 断面図、

第2図(a)~(f)はその製造工程断値図、 第3図(a)~(f)は他の実施例の製造工程 断値図、

第4回はNANDセルに適用した他の実施例の 半面図、

郊5凶(a) (b) は他の実施例のメモリセル

特閒平2-1176(6)


構造を示す平面図とそのA-A′ 断面図、


郊 6 図(a)~(c) はその選択トランジスタ 部の製造工程を示す断面図、


第7図はNANDセルに適用した他の実施例を 京す平面図、

1 … p 型 S i 基 仮、 2 … 第 1 ゲート 絶 録 膜、 3 … 第 2 ゲート 絶 報 膜、 4 … 第 1 暦 多 結 品 シリコン 膜、 4 、 … 浮遊 ゲート、 4 。 … 選 択 トランジスタの第 1 暦 ゲート 地 極、 5 … 暦 間 絶 報 膜、 6 … コンタクト間口、 7 … 第 2 暦 多 結 品 シリコン 膜、 7 , … 料 御 ゲート、 7 z … 選 択 トランジスタの第 2 暦 ゲート 電 に 8 … n ・ 型 暦 9 … C V D 絶 報 膜、 1 0 … コンタクト 孔、 1 1 … ピット 線、 2 4 … フィール ド 絶 報 膜、 M T … メモリトランジスタ、 S T … 選 択 トランジスタ。

出版人代理人 弁理士 羚 江 武 彦











क्ष 2 🔯

特閒平2-1176(7)












第 4 図


持閒平2-1176(8)






an 6 図







年 8 図

_	質の約 nt. C 01 1	i. * L 27	7/115 1/7 92		識別記号		庁内整理番号	
⑦発	明	者	Ė	田	理一	郎	神奈川県川崎市幸区小向東芝町 1 番地 研究所内	株式会社東芝総合
⑦発	明	者	有	留	誠	_	神奈川県川崎市幸区小向東芝町1番地 研究所内	株式会社東芝総合
⑦発	明	者	百	富	正	樹	神奈川県川崎市幸区小向東芝町1番地 研究所内	株式会社東芝総合
@発	明	者	岩	B	佳	久	神奈川県川崎市幸区小向東芝町1番地 研究所内	株式会社東芝総合
⑫発	明	者	舛	岡	富士	雄	神奈川県川崎市幸区小向東芝町1番地 研究所内	株式会社東芝総合

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:					
☐ BLACK BORDERS					
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES					
FADED TEXT OR DRAWING					
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING					
☐ SKEWED/SLANTED IMAGES					
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS					
☐ GRAY SCALE DOCUMENTS					
☐ LINES OR MARKS ON ORIGINAL DOCUMENT					
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY					
□ OTHER:					

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.